1. McBSP配置SPI模式的核心思路与寄存器概览在嵌入式开发里SPI串行外设接口是连接传感器、存储芯片、显示屏等外设的“老熟人”。它简单、高效一个主设备带着几个从设备就能跑起来。但当你手头的处理器是德州仪器TI的TMS320系列DSP特别是需要用到其内置的McBSP多通道缓冲串行端口来模拟SPI时事情就变得有点“硬核”了。McBSP本身是个功能强大的通用同步串行口要让它乖乖扮演SPI的角色就得通过一系列寄存器进行“角色扮演”式的精细配置。这不像直接用硬件SPI模块那样简单但一旦掌握灵活性极高。为什么用McBSP模拟SPI有时候芯片自带的硬件SPI接口数量不够或者引脚被其他功能占用了而McBSP通常有富余。更重要的是McBSP的时钟和帧同步信号高度可配能适应各种非标准的SPI时序要求。不过它的配置寄存器多位域复杂稍有不慎通信就会失败。核心思路就是通过设置特定的控制位让McBSP的时钟工作在“停止模式”并正确分配引脚功能使其行为符合SPI协议的四线制CLK, MOSI, MISO, CS或三线制要求。整个配置围绕着几个关键寄存器展开SPCR1 (Serial Port Control Register 1)和SPCR2这是总开关负责复位、使能整个串口、接收器、发送器和采样率发生器并启用关键的“时钟停止模式”。PCR (Pin Control Register)决定McBSP相关引脚CLKX, CLKR, FSX, FSR, DX, DR是作为串口功能还是通用IO。RCR1/RCR2 (Receive Control Registers)和XCR1/XCR2 (Transmit Control Registers)定义数据帧的格式比如字长、帧长、数据延迟等。在SPI模式下帧通常很简单。SRGR1/SRGR2 (Sample Rate Generator Registers)当McBSP作为SPI主设备时用来生成内部时钟CLKG进而产生SPI时钟SCLK。配置的核心是理解McBSP如何映射到SPI的四根线上主设备模式McBSP的CLKX引脚输出时钟SPI SCLKDX引脚输出主出从入数据SPI MOSIDR引脚接收主入从出数据SPI MISOFSX引脚可配置为输出片选信号SPI CS/NSS。从设备模式McBSP的CLKX引脚变为输入接收外部主设备提供的时钟SPI SCLKDR引脚接收主出从入数据SPI MOSIDX引脚输出主入从出数据SPI MISOFSX引脚作为输入接收外部片选信号SPI CS/NSS。接下来我们就深入寄存器看看如何一步步完成这个“角色扮演”。2. 关键寄存器位详解与配置逻辑配置McBSP为SPI模式不是简单地填几个值而是要理解每个关键位背后的物理意义和时序影响。这里我们把官方手册里的表格打散结合实操逻辑重新梳理。2.1 时钟停止模式SPI的基石SPI通信的特点是时钟只在数据传输期间有效数据间隙时钟线保持固定电平高或低。这与McBSP默认的连续时钟模式不同。因此首要任务就是启用“时钟停止模式”。CLKSTP (SPCR1[12:11])这是SPI模式的“总闸”。00b或01b禁用时钟停止模式用于非SPI通信。10b启用时钟停止模式无时钟延迟。这是最常用的SPI模式之一。11b启用时钟停止模式有时钟延迟。用于某些需要时钟相位偏移的SPI模式。为什么必须设置此模式使McBSP的时钟行为符合SPI协议在数据包间停止时钟并在内部将接收时钟MCLKR与发送时钟MCLKX连接起来这对于SPI全双工通信至关重要。CLKXP (PCR[1]) 和 CLKRP (PCR[0])这对兄弟决定了时钟极性和采样边沿直接对应SPI的CPOL和CPHA。CLKXP控制CLKX引脚上的时钟极性。0时钟空闲时为低电平第一个跳变沿为上升沿。1时钟空闲时为高电平第一个跳变沿为下降沿。CLKRP控制数据在MCLKR引脚上的采样边沿。注意在时钟停止模式下MCLKR在内部与MCLKX相连。0在MCLKR的下降沿采样接收数据DR。1在MCLKR的上升沿采样接收数据DR。组合与SPI模式的关系CLKSTP10b, CLKXP0, CLKRP0SPI模式0 (CPOL0, CPHA0)。时钟空闲低数据在第一个边沿上升沿采样。CLKSTP11b, CLKXP0, CLKRP1SPI模式1 (CPOL0, CPHA1)。时钟空闲低数据在第二个边沿下降沿采样。CLKSTP10b, CLKXP1, CLKRP0SPI模式2 (CPOL1, CPHA0)。时钟空闲高数据在第一个边沿下降沿采样。CLKSTP11b, CLKXP1, CLKRP1SPI模式3 (CPOL1, CPHA1)。时钟空闲高数据在第二个边沿上升沿采样。实操心得一定要先确认你的SPI从设备如传感器、Flash芯片支持哪种模式然后据此配置CLKXP和CLKRP。最常见的组合是模式0和模式3。CLKSTP选择10b还是11b决定了是否有那半个时钟周期的延迟这对应CPHA是0还是1。2.2 主从模式的核心区别谁控制时钟和片选主设备和从设备的配置差异主要体现在时钟和帧同步在SPI中用作片选信号的方向上。CLKXM (PCR[2])时钟方向控制位。主模式必须设为1。这意味着CLKX引脚为输出由内部的采样率发生器驱动。主设备要主动产生时钟。从模式必须设为0。这意味着CLKX引脚为输入接收外部主设备提供的时钟。为什么这样设置这定义了数据收发的基准。主设备提供时钟所有从设备以此为准进行同步。FSXM (PCR[3])帧同步FSX方向控制位。在SPI语境下FSX通常作为片选CS/SS信号。主模式通常设为1。FSX引脚为输出由McBSP内部产生用于选择从设备。从模式必须设为0。FSX引脚为输入接收外部主设备发来的片选信号。注意主模式下你也可以将FSXM设为0然后用一个普通的GPIO口来手动控制片选这在需要精细控制片选时序时更灵活。FSGM (SRGR2[11])帧同步生成模式。此位仅在主模式下且FSXM1时需要考虑。0每次数据从DXR1传输到XSR1时发送器都会在FSX引脚上产生一个帧同步脉冲。这对于SPI主设备非常合适因为它意味着每次启动传输都会自动产生一个有效的片选信号。1帧同步由采样率发生器按固定周期产生。这在多通道、固定帧率的音频应用中常用但SPI通信中一般不这么用。实操建议在SPI主模式下简单起见设置FSGM 0。这样你只需要操作DXR寄存器片选信号会自动管理。2.3 数据延迟对齐数据与时钟的关键数据延迟XDATDLY和RDATDLY决定了数据位相对于帧同步信号片选有效开始时刻的偏移。在SPI中这至关重要。XDATDLY (XCR2[1:0])发送数据延迟。RDATDLY (RCR2[1:0])接收数据延迟。SPI模式下的强制要求主模式XDATDLY 01b,RDATDLY 01b。即1比特延迟。这是为了在片选信号有效后留出一个时钟周期的建立时间确保数据稳定。从模式XDATDLY 00b,RDATDLY 00b。即0比特延迟。从设备必须在片选有效后立即响应数据在第一个时钟边沿绪。为什么必须遵守这是由SPI协议和McBSP在时钟停止模式下的硬件时序决定的。如果设置错误例如在主模式下设为0可能导致第一个数据位无法被正确捕获设为2则在标准SPI中无意义。手册明确说明在时钟停止模式下0或2的延迟值是“未定义的”。2.4 采样率发生器主设备的时钟心脏当McBSP作为主设备时需要自己产生SPI时钟。这个时钟来源于DSP的CPU时钟通过采样率发生器分频得到。CLKSM (SRGR1[7])通常设为1表示采样率发生器时钟CLKG由CPU时钟驱动。CLKGDV (SRGR1[7:0])这是关键的分频系数。SPI时钟频率计算公式为SPI_CLK CPU_CLK / (2 * (1 CLKGDV))例如CPU时钟为150MHz想要得到10MHz的SPI时钟则CLKGDV (150MHz / (2 * 10MHz)) - 1 6.5。取整为7实际频率约为150 / (2*8) 9.375MHz。CLKGDV的取值范围是1-255。SCLKME (PCR[11])在大多数TMS320F2833x等器件上此位应设为0选择CPU时钟作为采样率发生器的源。注意配置采样率发生器相关寄存器SRGR1/2必须在采样率发生器复位GRST0的情况下进行。修改完后再释放复位GRST1。3. 分步配置流程与代码示例理解了关键位之后我们来看一个完整的、可操作的配置流程。这个流程遵循“先复位再配置最后使能”的原则确保配置过程稳定。3.1 通用配置流程主/从模式均需遵循复位阶段将发送器、接收器、采样率发生器全部置于复位状态。这是为了防止在配置过程中模块产生不可控的操作。// 假设 McBSPa 的寄存器基地址为 McbspaRegs McbspaRegs.SPCR2.bit.XRST 0; // 复位发送器 McbspaRegs.SPCR1.bit.RRST 0; // 复位接收器 McbspaRegs.SPCR2.bit.GRST 0; // 复位采样率发生器 // 确保帧同步逻辑也复位 McbspaRegs.SPCR2.bit.FRST 0;引脚功能配置将相关引脚从通用IO模式切换到McBSP功能模式。这通常通过GPIO多路复用控制寄存器GPxMUX完成。具体哪个引脚对应哪个功能需要查阅芯片的数据手册。// 例如配置GPIO12为MCBSPA_CLKX功能 GpioCtrlRegs.GPAMUX1.bit.GPIO12 1; // 假设MUX值1对应MCBSPA_CLKX // 配置GPIO13为MCBSPA_DX GPIO14为MCBSPA_DR GPIO15为MCBSPA_FSX GpioCtrlRegs.GPAMUX1.bit.GPIO13 1; GpioCtrlRegs.GPAMUX1.bit.GPIO14 1; GpioCtrlRegs.GPAMUX1.bit.GPIO15 1;核心寄存器配置区分主从这是最核心的一步根据上述章节的详解设置PCR、SPCR1、RCR、XCR、SRGR等寄存器。下面给出具体示例。3.2 SPI主设备配置示例假设我们需要配置McBSP-A为SPI主设备模式0CPOL0 CPHA0时钟频率10MHzCPU时钟150MHz8位数据位帧同步低有效。void McBSP_SPI_Master_Init(void) { // 1. 全局和引脚复位 (已在之前步骤完成) // McbspaRegs.SPCR2.all 0x0000; // McbspaRegs.SPCR1.all 0x0000; // 2. 配置引脚控制寄存器 (PCR) McbspaRegs.PCR.bit.CLKXM 1; // CLKX 输出 (主设备) McbspaRegs.PCR.bit.FSXM 1; // FSX 输出 (主设备产生片选) McbspaRegs.PCR.bit.CLKSM 1; // 采样率发生器时钟源为CPU时钟 (通常固定) // 以下两位决定SPI模式 McbspaRegs.PCR.bit.CLKXP 0; // 时钟极性空闲低上升沿启动 (CPOL0) McbspaRegs.PCR.bit.CLKRP 0; // 接收时钟极性下降沿采样 (CPHA0) McbspaRegs.PCR.bit.FSXP 1; // FSX (片选) 低有效 // 3. 配置接收控制寄存器 (RCR) McbspaRegs.RCR1.bit.RWDLEN1 0b000; // 接收字长8位 (RWDLEN1000b) McbspaRegs.RCR1.bit.RFRLEN1 0b0000000; // 接收帧长1个字 (RFRLEN10) McbspaRegs.RCR2.bit.RDATDLY 0b01; // 接收数据延迟1比特 (SPI主模式必须) McbspaRegs.RCR2.bit.RPHASE 0; // 单相位帧 // 4. 配置发送控制寄存器 (XCR) McbspaRegs.XCR1.bit.XWDLEN1 0b000; // 发送字长8位 McbspaRegs.XCR1.bit.XFRLEN1 0b0000000; // 发送帧长1个字 McbspaRegs.XCR2.bit.XDATDLY 0b01; // 发送数据延迟1比特 (SPI主模式必须) McbspaRegs.XCR2.bit.XPHASE 0; // 单相位帧 // 5. 配置采样率发生器 (SRGR) - 产生SPI时钟 // SPI SCLK CPU_CLK / [2 * (1 CLKGDV)] // 设 CPU_CLK 150MHz 目标 SCLK 10MHz // CLKGDV (150e6 / (2 * 10e6)) - 1 6.5 - 取7 McbspaRegs.SRGR1.bit.CLKGDV 7; // 分频系数 McbspaRegs.SRGR2.bit.FSGM 0; // 帧同步由DXR-XSR传输产生 (适合SPI) // 其他SRGR2位如FPER、FWID在SPI模式下通常被覆盖可忽略或设默认值 // 6. 配置串口控制寄存器 (SPCR) - 启用时钟停止模式 McbspaRegs.SPCR1.bit.CLKSTP 0b10; // 启用时钟停止模式无延迟 (对应CPHA0) // 7. 使能采样率发生器 McbspaRegs.SPCR2.bit.GRST 1; // 释放采样率发生器复位 // 等待至少2个CLKG周期稳定。简单做法是插入少量空指令或短延时。 asm( RPT #10 || NOP); // 示例空操作等待 // 8. 使能发送器和接收器 McbspaRegs.SPCR2.bit.XRST 1; // 使能发送器 McbspaRegs.SPCR1.bit.RRST 1; // 使能接收器 // 再次等待稳定 asm( RPT #10 || NOP); // 9. (可选) 使能帧同步逻辑。对于SPI主设备FSX由发送器自动产生。 // 如果FSGM0当数据写入DXR启动传输时FSX会自动变低。 // 因此FRST位在简单SPI主模式下通常保持0即可FSX由每次传输自动触发。 // McbspaRegs.SPCR2.bit.FRST 1; // 如果需要周期性帧同步才启用 }3.3 SPI从设备配置示例配置McBSP-A为SPI从设备模式08位数据。void McBSP_SPI_Slave_Init(void) { // 1. 全局和引脚复位 McbspaRegs.SPCR2.bit.XRST 0; McbspaRegs.SPCR1.bit.RRST 0; McbspaRegs.SPCR2.bit.GRST 0; McbspaRegs.SPCR2.bit.FRST 0; // 2. 配置引脚控制寄存器 (PCR) McbspaRegs.PCR.bit.CLKXM 0; // CLKX 输入 (从设备接收外部时钟) McbspaRegs.PCR.bit.FSXM 0; // FSX 输入 (从设备接收外部片选) McbspaRegs.PCR.bit.CLKSM 1; // 采样率发生器时钟源为CPU时钟 // SPI模式0 McbspaRegs.PCR.bit.CLKXP 0; // 根据主设备时钟极性设置假设主设备是空闲低 McbspaRegs.PCR.bit.CLKRP 0; // 根据主设备时钟相位设置下降沿采样 McbspaRegs.PCR.bit.FSXP 1; // 假设外部片选低有效 // 3. 配置接收控制寄存器 (RCR) McbspaRegs.RCR1.bit.RWDLEN1 0b000; // 8位 McbspaRegs.RCR1.bit.RFRLEN1 0b0000000; // 1字帧 McbspaRegs.RCR2.bit.RDATDLY 0b00; // 从设备必须为0比特延迟 McbspaRegs.RCR2.bit.RPHASE 0; // 4. 配置发送控制寄存器 (XCR) McbspaRegs.XCR1.bit.XWDLEN1 0b000; // 8位 McbspaRegs.XCR1.bit.XFRLEN1 0b0000000; // 1字帧 McbspaRegs.XCR2.bit.XDATDLY 0b00; // 从设备必须为0比特延迟 McbspaRegs.XCR2.bit.XPHASE 0; // 5. 配置采样率发生器 (SRGR) - 从设备也需要使能用于内部同步 // CLKGDV应设置为1让CLKG以最高速率CPU时钟/2运行以可靠同步外部时钟。 McbspaRegs.SRGR1.bit.CLKGDV 1; // 关键设备需快速内部时钟同步外部信号 // 6. 配置串口控制寄存器 (SPCR) - 启用时钟停止模式 McbspaRegs.SPCR1.bit.CLKSTP 0b10; // 模式0无延迟 // 7. 使能采样率发生器 McbspaRegs.SPCR2.bit.GRST 1; asm( RPT #10 || NOP); // 8. 使能发送器和接收器 McbspaRegs.SPCR2.bit.XRST 1; McbspaRegs.SPCR1.bit.RRST 1; asm( RPT #10 || NOP); // 从设备无需也不应设置FRST1帧同步(片选)由外部主设备提供。 }3.4 数据收发操作配置完成后数据的收发就相对简单了。发送数据将数据写入发送数据寄存器DXR1如果是16位以上数据还有DXR2。一旦写入如果发送器已就绪且片选条件满足主模式下会自动拉低FSX数据就会开始移位输出。McbspaRegs.DXR1.all data_to_send; // 写入要发送的数据接收数据轮询接收就绪标志RRDY在SPCR1.bit.RRDY或者使用中断。当RRDY为1时从接收数据寄存器DRR1中读取数据。while(McbspaRegs.SPCR1.bit.RRDY ! 1) { // 等待接收完成 } received_data McbspaRegs.DRR1.all; // 读取接收到的数据全双工通信SPI是全双工的发送的同时也在接收。通常的操作是写入DXR1启动一次传输然后等待RRDY置位再读取DRR1得到的是上一次传输时从设备发回的数据。要实现连续传输需要注意缓冲区DXR到XSR以及RSR到RBR再到DRR的双缓冲机制。4. 常见问题、调试技巧与避坑指南配置McBSP为SPI模式时很容易遇到通信失败。以下是我在实际项目中踩过坑后总结出的排查清单和经验。4.1 通信完全无反应检查引脚复用这是最容易忽略的一步确保GPxMUX寄存器已正确配置将物理引脚从GPIO模式切换到McBSP功能模式。用示波器或逻辑分析仪测量CLKX、FSX、DX引脚如果没有任何波形首先怀疑这里。确认复位与使能顺序严格遵循“全部复位 - 配置寄存器 - 使能GRST - 短暂延时 - 使能XRST/RRST”的流程。顺序错乱可能导致模块处于不确定状态。验证时钟与片选信号方向主模式CLKX和FSX必须是输出。测量CLKX引脚应该有时钟信号即使没有数据传输在时钟停止模式下可能没有但一旦启动传输应有。FSX应在每次写入DXR后产生一个负脉冲如果FSXP1。从模式CLKX和FSX必须是输入。确保外部主设备提供的时钟和片选信号已正确连接到这些引脚并且电平符合预期CLKXP FSXP。检查采样率发生器主模式下计算CLKGDV值是否正确SPI时钟频率是否在从设备支持的范围内。从模式下CLKGDV必须设为1。4.2 数据错位或采样错误首要怀疑CLKSTP、CLKXP、CLKRP组合这三位必须与SPI从设备的模式CPOL CPHA严格匹配。用逻辑分析仪同时捕获主设备的CLK、MOSI和从设备的MISO对照SPI模式时序图仔细比对第一个数据位的出现时刻和采样边沿。一个快速验证方法如果怀疑模式不对可以尝试另一种常见组合。例如从模式0CLKXP0 CLKRP0 CLKSTP10b切换到模式3CLKXP1 CLKRP1 CLKSTP11b看看问题是否变化。确认数据延迟XDATDLY/RDATDLY主模式必须是01b。如果设成00b数据会提前半个时钟周期出现可能导致从设备在第一个时钟边沿采样时数据还未稳定。从模式必须是00b。如果设成01b从设备的数据输出会晚一个时钟周期主设备会采样到错误数据。检查字长RWDLEN1/XWDLEN1确保与通信双方约定的数据位数一致。8位设备就设成000b。如果设成16位010b而对方发8位会导致帧同步错误或数据拼接错误。4.3 帧同步片选信号问题主模式FSX无输出检查FSXM是否设为1输出。检查FSGM是否设为0。如果FSGM1则需要配置FPER和FWID来产生周期性帧同步这不适用于典型的SPI片选控制。SPI片选通常是每个数据包一个脉冲所以FSGM0是更简单的选择。确保已经执行了一次数据写入DXR1的操作。FSGM0时FSX脉冲是由DXR到XSR的传输触发的。从设备不响应检查FSXP极性是否与主设备片选信号极性匹配。常见是低有效FSXP1。关键点McBSP作为SPI从设备时要求主设备在每个数据包传输前重新断言拉低片选信号传输完成后释放拉高。它不支持片选一直保持低电平。如果主设备将片选一直拉低McBSP从设备将无法识别新数据包的开始。4.4 使用逻辑分析仪进行调试这是最有效的调试手段。将逻辑分析仪的通道连接到SPI的四根线上主SCLK MOSI MISO CS从对应连接。设置解码器为SPI并正确配置极性CPOL CPHA。看什么有无波形最基础确认硬件连接和引脚功能正确。时序参数测量SCLK频率、数据建立时间Data Setup、数据保持时间Data Hold是否满足从设备要求。McBSP产生的时序通常很规整。数据内容解码出的十六进制数据是否与你发送/期望的一致。可以同时发送一个固定的测试模式如0xAA或0x55便于观察。帧同步/片选观察CS信号是否在每个数据包前有效包结束后无效。脉冲宽度是否覆盖了整个数据包。4.5 软件层面的注意事项双缓冲机制McBSP有DXR/XSR和RSR/RBR/DRR两级缓冲区。写入DXR后数据不会立即发送要等到XSR为空时才传输过去并开始发送。读取DRR得到的是已经完整接收并存放在RBR里的数据。编程时要注意状态位XRDY,RRDY或使用DMA/中断避免覆盖或丢失数据。多字节传输对于超过一个字长如16位的数据需要拆分成多个SPI传输。每个传输都会产生独立的FSX脉冲如果FSGM0。如果你需要在一个片选有效期内连续传输多个字可能需要采用FSGM1并配置长帧模式或者更常见的使用GPIO手动控制FSX引脚在一个批次传输期间保持有效。初始化代码的位置确保McBSP的初始化代码在系统时钟稳定之后执行。如果时钟配置不正确或尚未稳定采样率发生器计算出的SPI时钟会不准。配置McBSP为SPI是一个细致活寄存器多关联复杂。最好的学习方法就是结合手册、参考代码然后用逻辑分析仪实际抓取波形将理论配置与实际的电信号一一对应起来。一旦调通这套强大的串口就能在各种SPI通信任务中稳定可靠地工作。
