1. 项目概述从寄存器手册到实战调试如果你和我一样长期在嵌入式底层、实时系统或者高性能计算领域摸爬滚打那你一定对“黑盒调试”的痛楚深有体会。程序跑飞了性能瓶颈卡住了功耗异常了你手头只有串口打印的零星日志和时灵时不灵的断点那种感觉就像在浓雾里修一台精密的钟表。ARM的CoreSight调试与追踪架构尤其是其核心的嵌入式追踪宏单元ETM就是拨开这层浓雾的利器。它不再是简单的“停下来看看”而是让处理器在全速运行时将其执行的每一条指令、每一次跳转、每一个异常都忠实地记录下来形成一条可供事后分析的、高保真的“飞行数据记录仪”。然而从官方动辄数千页的技术参考手册TRM里把ETM的理论变成手边可用的调试技能中间隔着一道不小的鸿沟。手册会告诉你TRCAUXCTLR寄存器在偏移地址0x18COREIFEN位在bit 7但不会告诉你在调试一个偶发的、与低功耗状态切换相关的死机问题时为什么必须把IDLEACK位设为1以及设与不设之间对系统唤醒时序和追踪数据完整性带来的天壤之别。这就是理论文档和实战经验之间的差距。本文将以TI的AM62L Sitara™处理器基于ARM Cortex-A系列核心的ETMv4实现为具体背景但讨论的原理和思路适用于所有ARM CoreSight ETM架构。我们不满足于仅仅翻译寄存器描述而是要深入拆解像TRCAUXCTLR、TRCEVENTCTLxR、TRCVICTLR等一系列核心控制寄存器。我会结合自己踩过的坑和总结出的模式解释每一个关键配置位背后的设计意图、它如何影响追踪流水线和系统行为以及在不同调试场景如性能剖析、死锁排查、低功耗验证下的配置策略。目标是让你读完此文后不仅能看懂手册更能自信地写出精准的ETM配置代码让追踪数据成为你解决复杂系统问题的可靠伙伴。2. ETMv4架构与寄存器模型精要在直接切入寄存器细节前我们需要建立一个顶层的视图。ARM CoreSight是一个庞大的、可扩展的片上调试与追踪生态系统ETM是其中专门负责“指令追踪”的组件。你可以把它想象成一个挂在CPU流水线旁的高速监听器和记录仪。2.1 ETMv4的核心工作流程ETM的工作流程可以简化为监控 - 过滤 - 编码 - 输出。监控ETM紧密耦合在CPU核心上实时监控指令预取、执行、分支、异常等事件。过滤这是配置的关键所在。并非所有指令流都需要记录那会产生海量数据。通过地址范围比较器Address Comparator、视图控制ViewInst、事件Event和序列器Sequencer等我们可以设定复杂的条件例如“只记录发生在0x80000000到0x8000FFFF地址范围内的指令”或者“当变量X被写入后开始记录”。编码ETM采用高效的协议对追踪信息进行压缩编码。它不会记录完整的指令地址而是记录程序流程的变化如分支目标地址与当前地址的差值并插入周期计数、时间戳等上下文信息极大地减少了数据量。输出编码后的追踪数据通过ATBAMBA Trace Bus接口输出最终可能被片上的追踪缓冲区如ETB/ETF捕获或通过TPIUTrace Port Interface Unit发送到外部追踪器如DS-5、Lauterbach等。2.2 寄存器地图与编程模型ETM的配置通过一个内存映射的寄存器文件进行。AM62L手册中给出的地址如0007 3004 0018h是物理地址在驱动或裸机代码中我们需要将其映射到处理器的内存空间才能访问。这些寄存器大致分为几类管理与状态寄存器如TRCPRGCTLR编程控制、TRCSTATR状态用于全局启停和查询状态。核心控制寄存器即本文重点如TRCAUXCTLR、TRCVICTLR用于控制ETM核心行为。资源选择寄存器如TRCEVENTCTLxR、TRCEXTINSELR用于将内部/外部事件映射到ETM的逻辑事件编号。过滤与触发寄存器如TRCVIIECTLR包含/排除控制、TRCVISSCTLR启停控制、TRCSEQEVRx序列器用于构建复杂的触发和过滤逻辑。数据生成寄存器如TRCTSCTLR时间戳、TRCSYNCPR同步周期控制追踪流中辅助信息的插入。编程时一个典型的初始化序列是先停止ETM - 配置过滤/触发条件 - 配置输出格式 - 最后使能ETM。绝对不要在ETM运行时修改大多数配置寄存器行为是未定义的。注意在访问这些寄存器前必须确保调试访问端口DAP和CoreSight架构已经使能。在某些芯片或安全状态下这些寄存器可能是不可访问的。AM62L手册中的COMPUTE_CLUSTER_ARM_COREPACK_0_APBADDR_ETM_CPU0_前缀指明了这是CPU0的ETM在多核系统中每个核心都有自己独立的ETM实例需要分别配置。3. 核心控制寄存器详解与实战配置现在让我们深入最核心的几个控制寄存器看看如何通过它们来驾驭ETM这头“猛兽”。3.1 TRCAUXCTLR辅助控制寄存器TRCAUXCTLR是一个典型的“调优”寄存器它提供的选项允许你为了特定的调试目标稍微偏离标准的架构行为。我们逐位分析COREIFEN (Bit 7):保持核心接口使能。当此位为0时ETM的核心接口与CPU的连接会在追踪使能寄存器(TRCPRGCTLR.EN)为0时关闭以省电。设为1则始终保持开启。什么时候需要设为1在频繁启停追踪的场景下例如你希望动态地开始/停止记录保持接口使能可以避免每次使能追踪时带来的重新同步延迟这对于捕捉瞬时性bug如某个中断一进来就出错至关重要。代价是略微增加功耗。AUTHNOFLUSH (Bit 5):认证失效时不刷新追踪。这是一个安全相关特性。在安全调试场景下当认证信号撤销时标准行为是立即刷新丢弃追踪缓冲区以防止敏感信息泄露。将此位置1可覆盖此行为。除非你在进行安全子系统本身的调试并且完全清楚安全边界否则普通应用调试切勿修改此位。TSNODELAY (Bit 4):时间戳插入无延迟。ETM内部有一个FIFO用于缓冲追踪数据。当此位为0时时间戳的插入可能会因为FIFO深度而被延迟以确保流连续性。置为1则强制时间戳立即插入这能提供更精确的时间关联但可能打乱数据流增加解码器负担。在需要高精度时间关联的性能分析中比如计算一段循环的确切周期数可以尝试启用此位。SYNCDELAY (Bit 3):同步延迟。当FIFO半满或更满时延迟周期性的同步包插入。同步包用于帮助解码器对齐数据流。启用此位可以防止在追踪数据爆发期FIFO较满插入同步包加剧拥堵有利于数据完整性但可能使解码器在数据流恢复时需要更长时间重新同步。OVFLW (Bit 2):强制溢出。如果前一个同步请求尚未完成而下一个同步请求又到期了标准行为是等待。此位置1会强制产生一个溢出条件。这通常用于压力测试或验证解码工具在数据丢失情况下的鲁棒性日常调试不建议开启。IDLEACK (Bit 1):强制空闲排空应答。这是低功耗调试的关键位。当CPU准备进入WFI/WFE等低功耗状态时标准行为是等待ETM排空drain其内部管道中的数据以确保追踪完整性。此位置1会CPU无需等待立即进入睡眠。这会导致低功耗状态切换前最后几条指令的追踪数据丢失。在调试与睡眠唤醒相关的死机问题时如果怀疑是排空等待超时导致可以尝试置1来绕过问题但在需要完整追踪上下文时必须保持为0。AFREADY (Bit 0):立即响应AFREADY。AFREADY是ETM给CPU的“就绪”信号。置1表示ETM总是立即响应不与FIFO排空交互。这可以简化CPU与ETM的交互时序在绝大多数情况下保持默认值0即可除非芯片勘误表或特定场景要求修改。配置示例与心得 假设我们在调试一个复杂的低功耗音频播放系统发现系统偶尔在从睡眠唤醒后卡死。我们想捕捉唤醒前后的精确指令流。配置可能如下// 假设已映射寄存器地址到 ptr volatile uint32_t *trcauxctrlr (uint32_t*)(etm_base 0x018); // 读取-修改-写入操作确保不破坏保留位 uint32_t reg_val *trcauxctrlr; reg_val ~(0xFF); // 清零低8位 reg_val | (1 7); // COREIFEN 1: 保持接口使能确保随时可快速启动追踪 reg_val | (0 1); // IDLEACK 0: CPU进入WFI前等待ETM排空保证唤醒前指令不丢失 reg_val | (1 3); // SYNCDELAY 1: FIFO半满时延迟同步避免数据爆发期丢包 *trcauxctrlr reg_val;实操心得IDLEACK位的配置需要格外小心。在一次电机控制项目的调试中我们曾将其设为1以追求更快的睡眠响应结果丢失了关键的中断服务程序ISR入口指令导致无法分析唤醒源。教训是在问题复现阶段优先保证数据完整性IDLEACK0在问题定位后如果需要优化睡眠延迟再考虑调整。3.2 TRCEVENTCTL0R/1R事件控制寄存器事件Event是ETM触发和过滤机制的基石。ETM内部有多个“资源”如地址比较器、计数器、外部输入引脚它们可以产生“事件”。TRCEVENTCTL0R/1R的作用就是将这些物理资源映射到ETM内部使用的逻辑事件编号Event Number通常是0-63。结构每个寄存器控制4个事件资源的选择。例如TRCEVENTCTL0R控制事件0-3。TYPEx(如TYPE3, Bit 31): 选择资源类型。这是一个编码值例如0b0000: 选择地址比较器0b0101: 选择计数器如CNTR00b0111: 选择外部输入如EXTIN[0]具体编码需查阅TRCIDR4等标识寄存器确定。SELx(如SEL3, Bits 27:24): 在TYPEx指定的资源类型中选择具体的资源编号。例如如果TYPE30b0000地址比较器那么SEL30b0001就选择“地址比较器对1”。TRCEVENTCTL1R的补充控制EN(Bits 3:0): 这是事件使能位。每个bit对应事件0-3。仅当相应位为1时当该事件发生时才会在指令追踪流中插入一个“事件元素”包。这是一个非常重要的过滤机制你可以让一个地址比较器触发事件但如果不使能EN这个事件就不会被记录到追踪流中它只能用于内部触发序列器或计数器。ATB(Bit 11):ATB触发使能。如果置1当对应事件发生时会触发一个ATB事件这可以用于联动CoreSight架构中的其他追踪源如STM。LPOVERRIDE(Bit 12):低功耗行为覆盖。影响事件在低功耗状态下的行为具体含义与实现相关通常用于深度低功耗调试。实战场景你想在CPU访问一个特定的全局变量g_error_flag假设地址为0x2000_1000时开始记录追踪。你需要配置一个地址比较器对例如Comparator Pair 0将其范围设置为0x2000_1000单地址。在TRCEVENTCTL0R中将TYPE0设置为地址比较器类型SEL0设置为0选择Comparator Pair 0。这样访问该地址就会触发“事件0”。在TRCEVENTCTL1R中将EN[0]bit 0设置为1这样事件0发生时追踪流中会插入一个标记。更进一步你可以利用TRCVISSCTLR寄存器将“事件0”配置为“开始触发”start trigger这样追踪会在变量被访问时自动开始实现条件触发记录极大节省缓冲区空间。3.3 TRCVICTLR视图指令主控制寄存器这个寄存器控制指令追踪ViewInst的全局行为特别是与安全状态和异常级别Exception Level, EL相关的过滤。EXLEVEL_S/EXLEVEL_NS (Bits 19:16 / 23:20):安全/非安全状态异常级别使能。这是进行特权级代码调试的关键。每个bit对应一个异常级别EL0-EL3具体哪些位有效由TRCIDR3决定。当某位设为0时在该异常级别下执行的指令会被追踪设为1则不追踪。应用如果你只关心用户态EL0应用的性能问题可以将EL1/EL2/EL3的对应位置1来过滤掉所有内核、虚拟化管理程序的指令使追踪数据更干净。反之如果你在调试一个内核驱动就需要确保EL1的对应位是0。注意EL3通常用于安全监控在非安全世界不可见。EXLEVEL_S控制安全世界的追踪。SSSTATUS (Bit 9):启停逻辑状态。当使用了地址比较器作为启停触发器时此位反映或设置启停逻辑的当前状态0停止1启动。在使能追踪前软件必须显式地写入此位来设置初始状态通常设为1即启动状态。如果读取时TRCSTATR.PMSTABLE不为1此位值可能不稳定。TRCRESET (Bit 10):追踪复位异常。置1时ETM会追踪复位Reset异常。这对于分析系统启动boot流程非常有用。TRCERR (Bit 11):追踪系统错误异常。行为类似TRCRESET但针对系统错误如异步中止。需TRCIDR3.TRCERR1支持。配置示例调试一个运行在Linux用户空间EL0的应用程序但想同时观察它通过系统调用陷入内核EL1再返回的过程。volatile uint32_t *trcvictlr (uint32_t*)(etm_base 0x080); uint32_t reg_val *trcvictlr; // 假设AM62L的Cortex-A核心支持EL0, EL1, EL2 (NS) EL3 (S) // EXLEVEL_NS: Bit[20]EL0, Bit[21]EL1, Bit[22]EL2 // 我们想追踪EL0和EL1过滤EL2。假设EL2位是Bit22。 reg_val ~(0xF 20); // 清零EXLEVEL_NS域 reg_val | (0 20); // EL0: 追踪 (0) reg_val | (0 21); // EL1: 追踪 (0) reg_val | (1 22); // EL2: 不追踪 (1)如果实现的话 // EXLEVEL_S: 假设我们不追踪安全世界代码 reg_val ~(0xF 16); reg_val | (0xF 16); // 所有安全异常级别都不追踪置1 // 确保启停逻辑初始为启动状态如果使用了的话 reg_val | (1 9); // SSSTATUS 1 *trcvictlr reg_val;3.4 TRCSTALLCTLR停滞控制寄存器这是一个高级特性用于防止追踪数据丢失。当ETM内部的追踪缓冲区快满时它可以主动“停滞”stall处理器暂停指令执行直到缓冲区被排空一部分。ISTALL (Bit 8):使能处理器停滞。1使能。LEVEL (Bits 3:2):停滞水位线。一个2位的值定义缓冲区剩余空间低于多少时触发停滞。例如0b00可能代表缓冲区剩余25%时触发0b11代表几乎满时才触发具体映射需查手册。这是一个单调递增的级别。使用场与权衡在追踪数据产生速率极高而输出带宽如ATB总线频率有限时使能停滞可以保证零数据丢失这对于调试不可复现的硬件竞争条件至关重要。然而停滞处理器会显著改变系统的实时行为和时间特性可能掩盖某些与时间相关的问题如中断响应延迟。因此在性能剖析profiling时通常关闭停滞ISTALL0接受可能的少量数据丢失以获取真实的执行时间线在功能性调试functional debug时如果数据完整性优先则开启停滞。3.5 TRCSYNCPR 与 TRCTSCTLR同步与时间戳TRCSYNCPR (同步周期寄存器)控制周期性同步包的插入间隔以生成的追踪字节数计2的幂次方。同步包对于解码器在数据流中找回同步点至关重要尤其是在数据可能丢失或损坏的情况下如通过不稳定的外部探头。PERIOD字段设为0则禁用周期性同步仅依赖事件触发同步。建议在输出带宽紧张时可以增大周期以减少开销在可靠性要求高的长时追踪中应设置一个合适的周期如0b01010对应1024字节。TRCTSCTLR (全局时间戳控制寄存器)其EVENT字段选择一个事件当该事件发生时ETM会在追踪流中插入一个全局时间戳。时间戳对于关联多个核心的追踪流通过CoreSight的系统时间戳生成器或测量绝对时间间隔至关重要。你可以将其配置为由某个特定事件如任务切换触发时间戳插入。3.6 TRCVIIECTLR 与 TRCVISSCTLR包含/排除与启停控制这两个寄存器是构建复杂过滤逻辑的核心。TRCVIIECTLR通过INCLUDE和EXCLUDE位域选择哪些“地址范围比较器对”用于包含或排除过滤。这是ETM最常用的过滤方式。包含模式在INCLUDE中选择的比较器所定义的地址范围内的指令被追踪其他不追踪。排除模式在EXCLUDE中选择的比较器所定义的地址范围内的指令被排除不追踪其他被追踪。一个关键行为如果INCLUDE中没有选择任何比较器全0则默认包含所有指令然后EXCLUDE生效。这通常是最直观的用法先包含全部再排除你不关心的区域如BootROM、外设寄存器区。TRCVISSCTLR通过START和STOP位域选择哪些“单地址比较器”作为追踪的启动和停止触发器。这实现了条件追踪。例如你可以设置一个单地址比较器在函数main()入口处触发另一个在函数exit()处触发。将前者配置在START后者配置在STOPETM就会只记录从main到exit之间的指令流完美捕捉一次完整的运行。组合使用示例只想追踪用户应用程序地址0x8000_0000-0x80FF_FFFF中发生在函数process_data()地址0x8001_2340被调用之后的指令。配置一个单地址比较器指向0x8001_2340并在TRCVISSCTLR的START域中使能它。配置一个地址范围比较器对范围设为0x8000_0000-0x80FF_FFFF并在TRCVIIECTLR的INCLUDE域中使能它。这样ETM会在执行到0x8001_2340时自动开始追踪并且只追踪落在用户应用程序地址范围内的指令过滤掉所有其他内存访问如库函数、内核调用。4. 高级功能序列器、计数器与外部输入4.1 序列器Sequencer状态机触发逻辑序列器是ETM的一个小型状态机通常有4个状态0, 1, 2, 3它允许你定义基于事件序列的复杂触发条件。这对于捕捉“在事件A发生后但在事件B发生前发生的某个特定事件C”这类场景非常有用。TRCSEQEVR0/1/2每个寄存器控制状态间的一次转移。F_N字段定义从状态n前进到状态n1的事件B_N字段定义从状态n1回退到状态n的事件。TRCSEQRSTEVR定义使序列器复位到状态0的事件。TRCSEQSTR可读写当前序列器状态用于调试序列器逻辑。工作流程假设你想在“变量A被写”且“随后变量B被读”之后才开始追踪。配置事件10 “地址比较器1命中写A”配置事件11 “地址比较器2命中读B”设置TRCSEQEVR0.F0 10(状态0 - 状态1: 事件10)设置TRCSEQEVR1.F1 11(状态1 - 状态2: 事件11)在TRCVISSCTLR中将序列器状态2或一个由状态2触发的事件配置为START条件。 这样只有按顺序发生了A写和B读追踪才会开始。4.2 计数器CounterETM内置了计数器通常2-4个可以对外部或内部事件进行计数并基于计数值产生触发事件。这对于“在循环执行第100次时开始追踪”或“在中断发生超过5次后停止追踪”这类场景非常强大。TRCCNTRLDVRx设置计数器的重载值。TRCCNTCTLRx控制计数器行为。CNTEVENT_N: 选择哪个事件会使计数器递减。RLDEVENT_N: 选择哪个事件会触发计数器重载从TRCCNTRLDVRx加载值。RLDSELF_N: 当计数器减到0时是否自身产生一个重载事件。CNTCHAIN_N: 是否将计数器链接起来例如计数器1减到0时使计数器0递减。应用示例捕获一个中断服务程序ISR在第10次被调用时的行为。配置一个事件对应此中断的入口地址单地址比较器。将该事件分配给计数器0的CNTEVENT_0。设置TRCCNTRLDVR0.VALUE_0 10。设置TRCCNTCTLR0.RLDSELF_0 1这样计数器减到0时会自动重载为后续可能的使用。将计数器0的“重载事件”或计数器下溢事件映射为一个新的ETM事件比如事件20。最后将事件20配置为追踪的START条件。4.3 外部输入EXTINSELTRCEXTINSELR寄存器允许你将芯片上的其他硬件事件如其他CoreSight组件STM、ITM的事件、GPIO边沿、DMA完成中断等映射为ETM的内部事件。这实现了跨组件、跨域的协同调试。例如你可以配置当某个DMA传输完成通过外部输入事件时开始追踪CPU的执行流从而分析DMA完成后CPU的响应处理。5. 完整配置流程与实战避坑指南5.1 一个典型的ETM初始化与配置流程前期准备与探测确保芯片的调试接口如JTAG/SWD和CoreSight系统已解锁并启用。通过读取TRCIDR系列识别寄存器来确认ETM版本和支持的特性如比较器数量、计数器数量、是否支持安全状态等。这是编写可移植配置代码的基础。停止ETM*trcprgctlr ~(1UL); // 清除 TRCPRGCTLR.EN while(!(*trcstatr (1 3))) { // 等待 TRCSTATR.IDLE // 忙等待或超时处理 }配置核心行为根据调试目标配置TRCAUXCTLR如IDLEACK,COREIFEN。配置TRCVICTLR设置要追踪的异常级别EXLEVEL。配置过滤与触发条件配置地址比较器寄存器TRCACVRx,TRCACATRx定义地址范围或单点地址。配置TRCEVENTCTLxR将地址比较器等资源映射到逻辑事件。配置TRCVIIECTLR和TRCVISSCTLR设置包含/排除范围和启停触发条件。如果需要复杂序列配置序列器寄存器TRCSEQEVRx。配置数据流配置TRCTSCTLR设置时间戳事件。配置TRCSYNCPR设置同步包周期。配置TRCTRACEIDR为当前核心的追踪流设置一个唯一ID在多核解码时至关重要。配置输出配置ATB接口相关寄存器如果可配。确保追踪数据接收端ETB/TPIU已正确配置。使能ETM*trcprgctlr | 1UL; // 设置 TRCPRGCTLR.EN // 可选触发软件启动事件如果使用了启停控制5.2 常见问题与排查技巧实录问题1置了ETM但追踪缓冲区里没有数据。检查清单ETM真的启动了吗读取TRCSTATR寄存器确认IDLE位为0PMSTABLE位为1。触发条件满足了吗检查TRCVISSCTLR和序列器状态TRCSEQSTR。可能你的启动条件从未被触发。可以暂时将TRCPRGCTLR的START/STOP模式改为“立即开始”以验证ETM基础功能。地址过滤是否过于严格检查TRCVIIECTLR的包含/排除设置。一个常见的错误是INCLUDE全0默认包含所有但EXCLUDE不小心包含了你的代码区域。可以尝试先清空TRCVIIECTLR和TRCVISSCTLR进行全地址追踪测试。异常级别过滤掉了吗确认TRCVICTLR中的EXLEVEL位没有过滤掉你当前代码运行的异常级别。输出路径通吗确认ATB总线时钟是否使能TPIU或ETB是否配置正确并已启用。问题2追踪数据不完整中间有断档。可能原因缓冲区溢出ETM内部FIFO或后端ETB缓冲区溢出。考虑启用TRCSTALLCTLR.ISTALL来停滞CPU或者增大同步周期TRCSYNCPR.PERIOD或者提高输出带宽如提升ATB时钟。低功耗状态丢数据检查TRCAUXCTLR.IDLEACK。如果为0CPU进入低功耗前会等待排空数据应完整如果为1则可能丢失睡眠前的数据。根据调试目标权衡。同步丢失如果使用外部探头可能因信号完整性导致同步包损坏。尝试缩短探头线降低ATB时钟频率或增加TRCSYNCPR的同步频率。问题3解码工具无法正确解析追踪流。排查步骤Trace ID匹配吗确保解码工具中设置的Trace ID与TRCTRACEIDR寄存器中配置的值一致。多核追踪时每个核心必须有唯一ID。时间戳同步了吗如果涉及多核追踪确保所有核心的ETM使用同一个系统时间戳生成器并且解码工具知晓时间戳频率。镜像文件正确吗解码需要准确的ELF/AXF文件包含符号和代码段信息。确认提供给解码工具的文件与烧录到芯片上的完全一致。查看原始数据包高级解码工具通常能显示原始数据包。检查是否有合法的同步头Sync、周期计数Cycle Count、地址差异I-Addr等包。如果全是乱码可能是硬件连接或时钟问题。问题4使能ETM后系统性能异常或出现死机。怀疑点ETM停滞导致死锁如果使能了TRCSTALLCTLR.ISTALL且追踪输出路径阻塞如ETB已满TPIU未使能ETM会停滞CPU导致系统无响应。检查输出端配置。资源冲突某些地址比较器或事件资源可能被ETM和其他调试组件如性能监控单元PMU共享。查阅芯片手册确认是否存在共享资源及其仲裁规则。电源管理影响调试域包括ETM的时钟可能由独立的电源域管理。确保在配置ETM前相关电源域和时钟已稳定开启。终极心得ETM调试是一个“假设-验证”的循环。从一个最简单的配置开始例如全地址追踪无过滤确保基础数据流畅通。然后逐步增加过滤和触发条件每步都验证结果是否符合预期。善用芯片的仿真模型或评估板进行前期验证可以节省大量在真实硬件上折腾的时间。最后详细记录每次的配置值和观测到的现象这是解决复杂调试问题的宝贵财富。ARM的这项技术虽然复杂但一旦掌握它为你打开的底层系统可见性的大门将是无可替代的。
